台积电北美技术论坛揭秘：1.4nm制程2028年量产！

当地时间4月23日，台积电在美国召开“2025年北美技术研讨会”。此次会议共有超过2,500人注册参加。台积电不仅向客户介绍其最新的尖端制程技术进展，也为新创客户设置“创新专区（Innovation Zone）”以展示他们独特的产品，并提供向潜在投资者推介的机会。

️3nm家族持续演进：N3P已量产，N3X下半年量产！

台积电3nm家族目前包括已经量产的N3、N3E，接下来还将继续推出N3P、N3X、N3A和N3C。其中，N3P按计划于2024年第4季度开始批量生产，以接替N3E。N3X主要面向客户端CPU，N3A面向汽车，N3C面向价值层产品。台积电表示，3nm家族预计将是一个高容量、长时间运行的节点。截至2025年4月，收到的NTOS超过70个。

具体来说，台积电N3P（第三代3nm级）是在当前的N3E基础上的光学缩小版，保留相同的设计规则与IP兼容性，可在相同漏电率下提升5%性能，或者在相同频率下降低5~10%功耗，对于典型混合逻辑、SRAM与模拟电路的设计，还能带来约4%晶体管密度提升。

由于N3P的密度提升是来自光学制程改良，可对所有芯片结构实现更佳扩展，尤其是以SRAM为主的高效能设计。同时，N3P还保留了对3nm级客户端和数据中心IP的支持。

台积电表示，N3P制程2024年四季度已进入量产阶段，公司正为主要客户进行产品开发与布局。

至于N3X，与N3P相比，可在相同功耗下将最高性能提升5%，或者在相同频率下降低7%的功耗。N3X 最关键的优势在支持高达1.2V的电压，这对3奈米级制程是极限，可使需要极限频率的应用（如客户端CPU）达到绝对最高频率（Fmax）。这样的极限频率也有代价，如漏电功耗可能增加高达250%，因此芯片开发者采用1.2V电压设计N3X芯片时需格外谨慎。N3X芯片预计今年下半年量产。

台积电业务发展与全球销售资深副总裁兼副营运长张晓强（Kevin Zhang）表示，N3P已于去年底（2024年）开始量产，将持续优化3nm制程。台积电的策略是新节点导入后，持续进行增强，帮助客户充分获取制程缩减的效益，“我们理解客户为了迁移到新节点，在生态系统中开发IP投入庞大资金，因此希望客户能在每个新制程投资中获益，台积电也会在产品层面提供增强支持。”

一直以来，台积电都会在同一制程开发套件中提供多个制程迭代，例如N5、N5P、N4、N4P、N4C，尽可能延长公司昂贵设备的使用寿命，帮助客户最大限度重复使用其IP。虽然市场都期待2nm制程，但大多数先进客户端处理器，如下一代iPhone、iPad及Mac可能仍将采用台积电N3家族制程。

️N2P将于2026年下半年量产

台积电目前正在积极推进N2（2nm）制程的制造，纳米片器件性能接近目标，256Mb SRAM的平均良率>90%，目前已经收到了多个TO，有望于今年下半年量产。此外，台积电还在研发N2P和N2X制程。

与 N3E 相比，N2P在相同功耗下，性能可提升 18%，在相同性能下，功耗可降低36%，密度将提高1.2倍。

台积电预计，N2P有望在 2026 年下半年投入生产。而N2X则将在2027年量产。

️A16制程：融合了三大创新技术，将于2026年下半年量产

台积电A16制程融合了台积电的三大创新技术，包括：NanoFLEX晶体管架构、超级电轨、DTCO（设计技术协同优化）。

超级电轨（SPR）技术：SPR 实现了背面供电网络，将电源轨从晶圆正面移至背面。这显著减少了布线拥塞和电源噪声，同时释放了金属层，从而提高了信号效率。这标志着台积电首次在量产逻辑节点中引入背面供电技术，实现了电源架构的真正跨越。

NanoFLEX晶体管架构：NanoFLEX 基于 GAA 纳米片晶体管的演进，引入了灵活的通道堆叠技术，允许在同一设计中集成不同尺寸和形状的纳米片。这使得特定功能（逻辑、内存、I/O）的调整成为可能，可以根据模块的性能、功耗或面积进行优化，从而增强晶体管级别的定制化和设计自由度。

DTCO（设计技术协同优化）：A16 全面遵循台积电的 DTCO 战略，将工艺技术开发与设计实现相结合，以优化 PPA（功耗、性能、面积）。这种协同优化可加快设计周期、提高良率，并确保技术扩展直接转化为系统级竞争力。

根据台积电公布的数据显示，A16相比上一代N2P制程将会带来同等功耗下8%至10%的性能提升，或同等性能下15%至20%功耗的降低，逻辑密度将提升7%至10%。

台积电确认 A16 将于 2026年下半年量产，目标应用包括 AI 加速器、高性能计算 (HPC) 系统、移动 SoC 以及高端自动驾驶处理器。A16 也有望成为未来 Chiplet 架构、3D 堆叠和光电异构集成等创新技术的基础。

️全新A14制程：基于第二代GAA晶体管技术，将于2028年量产

此次研讨会的一大亮点是全新的A14制程技术的推出。A14制程是基于台积电领先业界N2（2nm）制程的重大进展，基于第二代GAA晶体管技术（NanoFLEX晶体管架构），提供更快计算和更佳能源效率推动人工智能（AI）转型，亦有望增进端侧AI功能，强化智能手机等应用。根据规划，A14预计将于2028年开始量产，截至目前进度顺利，良率表现优于预期。

具体指标方面，与今年稍晚量产的N2制程相比，A14制程在相同功耗下，速度可提升15%，或在相同速度下，功耗可降低30%，逻辑密度增加超过20%。结合台积电纳米片晶体管设计协同最佳化经验，将TSMC NanoFlex标准单元构架发展成NanoFlex Pro，以实现更佳性能、能效和设计灵活性。

需要特别指出的是，A14制程并未配备与A16一样的超级电轨（SPR）技术，不过随后会提出A14 SPR版，预计将于2029年量产。

据SEMI VISON报道，台积电在研讨会上还提到了️高数值孔径极紫外光（High-NA EUV）光刻技术，该技术能够进一步缩小图案尺寸。A14制程将有可能会导入High-NA EUV技术。这证实了台积电在2nm以下节点不仅在逻辑设计方面，而且在整个设备和材料生态系统中也在不断突破极限。

值得一提的是，光刻机大厂ASML在一季度财报电话会议当中也提到，今年一季度向三家客户交付了5台High NA EUV光刻机，外界猜测其中就包括了台积电。

台积电董事长暨总裁魏哲家表示，客户不断展望未来，台积电技术领先和卓越制造将提供可靠创新蓝图。台积电先进逻辑如A14，是连接实体和数字世界的全方位解决方案组合的一部分，推动AI未来。

️先进封装技术

台积电3DFabric先进封装技术与其尖端制程技术相辅相成，可以为客户提供完整的产品级解决方案。

其中，在3D集成方面，SoIC-P采用微凸块技术，可将间距降至 16 微米。使用无凸块技术（SoIC-X），可以实现几微米的间距。台积电最初采用 9 微米工艺，目前已投入 6 微米量产，并将进一步改进，从而实现类似单片的集成密度。

对于 2.5/3D先进封装，台积电目前最主要的是CoWoS技术，既支持常见的硅中介层，也支持 CoWoS-L，后者使用带有局部硅桥的有机中介层实现高密度互连。CoWos-R 则提供纯有机中介层。集成扇出 (InFO) 技术于 2016 年首次应用于移动应用。该平台现已扩展至支持汽车应用。

台积电正在继续推进其CoWoS（Chip on Wafer on Substrate）技术，以满足AI对更多逻辑和高带宽內存（HBM）持续增长的需求。比如，计划在2027年量产9.5倍光罩尺寸的CoWoS，进而能够以台积电先进逻辑技术将12个或更多的HBM堆叠整合到一个封装中。

继2024年发布革命性系统级晶圆（TSMC-SoW）技术，台积电再次推出以CoWoS技术为基础的SoW-X，以打造一个拥有当前CoWoS解决方案40倍运算能力的晶圆尺寸系统，SoW-X计划于2027年量产。

人工智能的高性能计算显然是先进封装技术的主要驱动力。台积电表示，当今典型的人工智能加速器应用，猪獒通过硅中介层将单片SoC与HBM存储器堆栈集成在一起。

但是未来单片SoC将被3D芯片堆叠取代，以满足高密度计算需求。比如，HBM存储器堆叠与RDL中介层集成；集成硅光子技术也将成为设计的一部分，以提高通信带宽和功耗；集成稳压器也将有助于优化此类应用的功耗。

台积电也强调，为完备其逻辑技术的极致运算能力和效率，提供了许多解决方案，其中包含运用了紧凑型通用光子引擎（COUPETM）技术的硅光子整合、用于HBM4的N12和N3逻辑基础裸晶，以及用于AI的新型整合型电压调节器（Integrated Voltage Regulator，IVR），与电路板上的独立电源管理芯片相比，其具备5倍的垂直功率密度传输。

此外，还有很多创新的应用也需要先进封装技术的支持。增强现实眼镜就是一个新产品的例子，这类设备需要的组件包括超低功耗处理器、用于 AR 感知的高分辨率摄像头、用于代码存储的嵌入式非易失性存储器 (eNVM)、用于空间计算的大型主处理器、近眼显示引擎、用于低延迟射频的 WiFi/蓝牙，以及用于低功耗充电的数字密集型电源管理集成电路 (PMIC)。这类产品将为复杂性和效率设定新的标准。

虽然自动驾驶汽车备受关注，但人形机器人的需求也备受关注。台积电提供了下图，以说明所需的大量先进硅片。而将所有这些芯片集成到高密度、高能效的封装中的能力也至关重要。

️其他新技术在各主要应用领域的进展

除了A14先进制程，台积电还介绍了新的逻辑制程、特殊制程、先进封装和3D芯片堆叠技术，为广泛的高效能运算（HPC）、智能手机、汽车和物联网IoT技术平台做出贡献。这些新发布的技术旨在为客户提供一整套互连的技术组合，以驱动其产品创新。

️高性能计算

台积电继续推进其CoWoS（Chip on Wafer on Substrate）技术，以满足AI对更多逻辑和高频宽內存（HBM）永无止境的需求。台积电计划在2027年量产9.5倍光罩尺寸的CoWoS，进而能够以台积电先进逻辑技术将12个或更多的HBM堆叠整合到一个封装中。

继2024年发布革命性系统级晶圆（TSMC-SoW）技术，台积电再次推出以CoWoS技术为基础的SoW-X，以打造一个拥有当前CoWoS解决方案40倍运算能力的晶圆尺寸系统，SoW-X计划于2027年量产。

台积电强调，为完备其逻辑技术的极致运算能力和效率，提供了许多解决方案，其中包含运用了紧凑型通用光子引擎（COUPETM）技术的硅光子整合、用于HBM4的N12和N3逻辑基础裸晶，以及用于AI的新型整合型电压调节器（Integrated Voltage Regulator，IVR），与电路板上的独立电源管理芯片相比，其具备5倍的垂直功率密度传输。

️智能手机

台积电通过其最新一代的射频技术N4C RF支持边缘设备能以高速、低延迟无线连接来移动大量数据的AI需求。与N6RF+相比，N4C RF 提供30%的功率和面积缩减，使其成为将更多数位内容整合到射频系统单晶片的设计中的理想选择，满足新兴标准例如WiFi8和具丰富AI功能的真无线立体声的需求。N4C RF计划在2026年第一季进入试产。

️汽车

先进驾驶辅助系统（ADAS）和自动驾驶汽车（AV）对于运算能力有着严苛的需求，同时必须确保汽车等级的质量和可靠性。台积电以最先进的N3A制程满足客户需求，目前N3A正处于AEC-Q100第一级验证的最后阶段，并不断改良，以符合汽车零件每百万分之缺陷率（DPPM）的要求。N3A 正进入汽车应用的生产阶段，为未来软件定义汽车的全方位技术组合增添生力军。

️物联网

随着日常电子产品和家电采用AI功能，物联网应用仍以有限的电量承担更多的运算任务。随着台积电先前公布的超低功耗N6e制程进入生产，其将继续推动N4e拓展未来边缘AI的能源效率极限。

编辑：芯智讯-浪客剑